1. 产品特性
◼ 内核
— 32 位 ARM® Cortex
® - M0+ — 最高 32MHz 工作频率
◼ 存储器
— 最大 32Kbytes flash 存储器
— 最大 4Kbytes SRAM
◼ 时钟系统
— 内部 4/8/16/22.12/24MHz RC 振荡器(HSI) — 内部 32.768KHz RC 振荡器(LSI) — 4~32MHz 晶体振荡器(HSE)
◼ 电源管理和复位
— 工作电压：1.7V~5.5V — 低功耗模式: Sleep 和 Stop — 上电/掉电复位 (POR/PDR) — 掉电检测复位 (BOR) — 可编程的电压检测 (PVD)
◼ 通用输入输出(I/O) — 多达 18 个 I/O，均可作为外部中断
— 驱动电流 8mA
◼ 3 通道 DMA 控制器
◼ 1 x 12-bit ADC — 支持 最多 10 个外部输入通道
— 输入电压转换范围: 0~VCC
◼ 定时器
— 1 个 16bit 高级控制定时器（TIM1）
— 4 个通用的 16 位定时器
（TIM3/TIM14/TIM16/TIM17）
— 1 个低功耗定时器(LPTIM)，支持从 stop 模式唤醒
— 1 个独立看门狗定时器 (IWDT) — 1 个窗口看门狗定时器 (WWDT) — 1 个 SysTick timer — 1 个 IRTIM
◼ RTC
◼ 通讯接口
— 1 个串行外设接口(SPI) — 2 个通用同步/异步收发器(USART)，支持自动波
特率检测
— 1 个 I2C 接口，支持标准模式 (100kHz)、 快速模
式 (400kHz)，支持 7 位寻址模式
◼ 硬件 CRC-32 模块
◼ 2 个比较器
◼ 唯一 UID
◼ 串行单线调试 (SWD)
◼ 工作温度：-40~85℃
◼ 封装 TSSOP20,QFN20
3. 功能概述
3.1. Arm® Cortex
®
-M0+ 内核
Arm® Cortex®- M0+是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提
供了显著的好处，包括:
◼ 结构简单，易于学习和编程
◼ 超低功耗，节能运行
◼ 精简的代码密度等
Cortex-M0+处理器是 32 位内核，面积和功耗优化高，为 2 级流水的冯诺伊曼架构。处理器通过精简但强
大的指令集和广泛优化的设计，提供高端处理硬件，包含单周期乘法器，提供了 32 位架构计算机所期望的卓越
性能，比其他 8 位和 16 位微控制器具有更高的代码密度。
Cortex-M0+与一个嵌套的矢量中断控制器(NVIC)紧密耦合。
3.2. 存储器
片内集成 SRAM。通过 bytes（8bits）、half-word（16bits）或者 word（32bits）的方式可访问 SRAM。
片内集成 Flash，包含两个不同的物理区域组成：
◼ Main flash 区域，它包含应用程序和用户数据
◼ Information 区域，4KBytes，它包括以下部分：
 Option bytes
 UID bytes
 System memory
对 Flash main memory 的保护包括以下几种机制：
◼ read protection(RDP)，防止来自外部的访问。
◼ wrtie protection（WRP）控制，以防止不想要的写操作（由于程序存储器指针 PC 的混乱）。写保护
的最小保护单位为 4Kbytes。
◼ Option byte 写保护，专门的解锁设计。
时钟系统
CPU 启动后默认系统时钟频率为 HSI 8MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可
以选择的高频时钟有：
◼ 一个 4/8/16/22.12/24MHz 可配置的内部高精度 HSI 时钟。
◼ 一个 32.768KHz 可配置的内部 LSI 时钟。
◼ 4~32MHz HSE 时钟，并且可以使能 CSS 功能检测 HSE。如果 CSS fail，硬件会自动转换系统时钟为
HSI，HSI 频率由软件配置。同时 CPU NMI 中断产生。
AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为
32MHz。
电源监控
3.5.2.1. 上下电复位（POR/PDR）
芯片内设计 Power on reset（POR）/Power down reset（PDR）模块，为芯片提供上电和下电复位。该模
块在各种模式之下都保持工作。
3.5.2.2. 欠压复位（BOR）
除了 POR/PDR 外，还实现了 BOR（brown out reset）。BOR 仅可以通过 option byte，进行使能和关闭
操作。
当 BOR 被打开时，BOR 的阈值可以通过 Option byte 进行选择，且上升和下降检测点都可以被单独配置。
3.5.2.3. 电压检测（PVD）
Programmable Voltage detector（PVD）模块可以用来检测 VCC 电源（也可以检测 PB7 引脚的电压），
检测点可通过寄存器进行配置。当 VCC 高于或者低于 PVD 的检测点时，产生相应的复位标识。
该事件内部连接到 EXTI 的 line 16，取决于 EXTI line 16 上升/下降沿配置，当 VCC 上升超过 PVD 的检测
点，或者 VCC 降低到 PVD 的检测点以下，产生中断，在中断服务程序中用户可以进行紧急的 shutdown 任务。

3.5.3. 电压调节器
芯片设计两个电压调节器：
◼ MR（Main regulator）在芯片正常运行状态时保持工作。
◼ LPR（low power regulator）在 stop 模式下，提供更低功耗的选择。
3.5.4. 低功耗模式
芯片在正常的运行模式之外，有 2 个低功耗模式：
◼ Sleep mode：CPU 时钟关闭（NVIC，SysTick 等工作），外设可以配置为保持工作。（建议只使能
必须工作的模块，在模块工作结束后关闭该模块）
◼ Stop mode：该模式下 SRAM 和寄存器的内容保持，HSI 和 HSE 关闭，VDD 域下大部分模块的时钟
都被停掉。GPIO，PVD，COMP output，RTC 和 LPTIM 可以唤醒 stop 模式。
3.6. 复位
芯片内设计两种复位，分别是：电源复位和系统复位。
3.6.1. 电源复位
电源复位在以下几种情况下产生：
◼ 上下电复位（POR/PDR）
◼ 欠压复位（BOR）
3.6.2. 系统复位
当产生以下事件时，产生系统复位：
◼ NRST pin 的复位
◼ 窗口看门狗复位(WWDG)
◼ 独立看门狗复位(IWDG)
◼ SYSRESETREQ 软件复位
◼ option byte load 复位（OBL）
◼ 电源复位（POR/PDR、BOR）
3.7. 通用输入输出 GPIO
每个 GPIO 都可以由软件配置为输出（push-pull 或者 open drain），输入（floating，pull-up/down，analog），外设复用功能，锁定机制会冻结 I/O 口配置功能。
3.8. DMA
直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
DMA 控制器有 3 条 DMA 通道，每条通道负责管理来自 1 个或者多个外设对存储器访问的请求。DMA 控制
器包括处理 DMA 请求的仲裁器，用于处理各个 DMA 请求的优先级。
DMA 支持循环的缓冲器管理，消除了当控制器到达缓冲器末端时需要干预用户代码。
每个通道都直接连接专用的硬件 DMA 请求，每个通道都同样支持软件触发。这些功能通过软件来配置。
DMA 可用于主要外设:SPI, I2C, USART，所有 TIMx 计时器(除了 TIM14 和 LPTIM)和 ADC。
3.9. 中断
PY32F003 通过 Cortex-M0+处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理
异常。
3.9.1. 中断控制器 NVIC
NVIC 是 Cortex-M0+处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI（不可屏蔽中断）和可
屏蔽外部中断，以及 Cortex-M0+内部异常。NVIC 提供了灵活的优先级管理。
处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量
列在一个向量表中，存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的
ISR 序号组成的。
如果高优先级的中断事件发生，而低优先级的中断事件刚好在等待响应，稍后到达的高优先级的中断事件
将首先被响应。另一种优化称为尾链（tail-chaining）。当从一个高优先级的 ISR 返回时，然后启动一个挂起的
低优先级的 ISR，将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟，提高了电源效率。
NVIC 特性：
◼ 低延时中断处理
◼ 4 级中断优先级
◼ 支持 1 个 NMI 中断
◼ 支持 32 个可屏蔽外部中断
◼ 支持 10 个 Cortex-M0+异常
◼ 高优先级中断可打断低优先级中断响应
◼ 支持尾链(tail-chaining)优化
◼ 硬件中断向量检索
3.9.2. 扩展中断 EXTI
EXTI 增加了处理物理线事件的灵活性，并在处理器从 stop 模式唤醒时产生唤醒事件。
EXTI 控制器有多个通道，包括最多 16 个 GPIO，1 个 PVD 输出，2 个 COMP 输出，以及 RTC 和 LPTIM
唤醒信号。其中 GPIO，PVD，COMP 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配
置为 EXTI0~15 通道。
每个 EXTI line 都可以通过寄存器独立屏蔽。
EXTI 控制器可以捕获比内部时钟周期短的脉冲。
EXTI 控制器中的寄存器锁存每个事件，即使是在 stop 模式下，处理器从停止模式唤醒后也能识别唤醒的
来源，或者识别引起中断的 GPIO 和事件。
3.10. 模数转换器 ADC
芯片具有 1 个 12 位的 SARADC。该模块共有最多 10 个要被测量的通道，包括 8 个外部通道和 2 个内部通
道。
各通道的转换模式可以设定为单次、连续、扫描、不连续模式。转换结果存储在左对齐或者右对齐的 16 位
数据寄存器中。
模拟 watchdog 允许应用检测是否输入电压超出了用户定义的高或者低阈值。
ADC 实现了在低频率下运行，可获得很低的功耗。
在采样结束，转换结束，连续转换结束，模拟 watchdog 时转换电压超出阈值时产生中断请求。
3.11.1. 高级定时器
高级定时器（TIM1）由 16 位被可编程分频器驱动的自动装载计数器组成。它可以被用作各种场景，包
括：输入信号（输入捕获）的脉冲长度测量，或者产生输出波形（输出比较、输出 PWM、带死区插入的互补
PWM）。
TIM1 包括 4 个独立通道，用作：
◼ 输入捕获
◼ 输出比较
◼ PWM 产生（边缘或者中心对齐模式）
◼ 单脉冲模式输出
如果 TIM1 配置为标准的 16 位计时器，则它具有与 TIMx 计时器相同的特性。如果配置为 16 位 PWM 发生
器，则具有全调制能力(0-100%)。
在 MCU debug 模式，TIM1 可以冻结计数。
具有相同架构的 timer 特性共享，因此 TIM1 可以通过计时器链接功能与其他计时器一起工作，以实现同步
或事件链接。
TIM1 支持 DMA 功能。
3.11.2. 通用定时器
3.11.2.1. TIM3
TIM3 通用定时器是由 16 位可编程分频器驱动的 16 位自动重装载计数器构成。具有 4 个独立的通道，每个
用于输入捕获/输出比较，PWM 或者单脉冲模式输出。
TIM3 可以通过计时器链接功能与 TIM1 一起工作. TIM3 支持 DMA 功能。
TIM3 能够处理正交(增量)编码器信号和数字输出从 1 到 3 霍尔效应传感器。
在 MCU debug 模式，TIM3 可以冻结计数。